Здравствуйте, Sinclair, Вы писали:
V>>Квантовые размеры толщины базы у транзиторов уже с 90 нм техпроцесса. S>Эмм, термин "база" применяется к биполярным транзисторам. S>В современной электронике применяются полевые транзисторы, у них базы нет.
У планарных CMOS базой зовётся отсеченный слой кремния.
V>>Толщина базы приблизилась к ~1 нм, шаг кристаллической решетки ~0.5 нм. S>Не очень понятно, какой именно размер в современных FinFET транзисторах приблизился к 1нм.
Эээ, какой FinFET в 90 нм технологии, о которой речь? ))
Про толщины областей FinFET мог бы тогда найти данные самостоятельно, если решил свернуть стрелки в эту сторону.
Ну и, уже и FinFET не ахти для предполагаемого 3 нм техпроцесса, т.е. если говорить о перспективах, то уж точно не о FinFET.
S>Ну, тут мы выходим далеко за рамки моей компетентности. В том смысле, что не очень понятно, можно ли добиться такой безумной плотности, сохранив возможность программирования логики.
Выглядит так, что без возможности перепрограммирования увеличение кол-ва транзисторов в степень 3/2 банально не нужно — экономически не выгодно.
Цена ошибки проектирования будет слишком велика.
Просто пропадёт смысл экономить на спичках, бо избыточность по транзисторам для целей перепрограммирования будет в некий множитель К, при том что 3D компоновка даёт в пределе степень 3/2 к плотности "плоского" техпроцесса.
S>Или там начнётся дрейф конфигураций, когда элемент "забывает", кем он должен работать, из-за искажений в таблице истинности.
Ес-но, должна быть некая система тестирования элементов/блоков, без такой системы твоя самая первая идея о мониторинге и переключении блоков изначально нерабочая.
Здравствуйте, xma, Вы писали:
xma>но сделать такой чип на основе современных транзисторов — во первых нереально, даже чисто по времени (200 тысяч слоёв современной литографией — ты каждую пластину лет десять наверное печатать будешь), ну и т.д.
Почему?
Ионная имплантация — быстрый процесс, микросекундный.
Рост кристаллов тоже относительно быстр.
И да, в современной литографии уже много слоёв, т.к. разводка проводников давно уже 3D.
Re: предел техпроцесса, часть 2 (экспериментальный транзистор достиг предела з.М
Здравствуйте, xma, Вы писали:
xma>в Hopper прогнозируют 140B транзисторов и 128 GB HBM3 (TSMC N5)
... xma>почти на порядок — прогресс за 6 лет, а кто то орал — "застой, застой .." ..
Про застой обычно упоминают в контексте производительности одного ядра, самих ядер можно наклепать еще много, другое дело, что на большинство типовых задач это почти не оказывает значимого влияния, это если говорить про CPU.
Если говорить про GPU, то профит только в том, что у кого-то очередная нейросетевуха будет тренироваться побыстрее, а рядовой пользователь получит в игре еще большее количество лучей в 4K, которые он скорее всего и не заметит.
Если допустить, что Die Size одинаковый у GA100 (2020) и GH100 (~2022), то как можно объяснить почти 3-х кратный прирост кол-ва транзисторов при переходе техпроцесса N7 -> N5?
P.S. Отдельного фэйспалма заслуживает лимит TDP.
Re[3]: предел техпроцесса, часть 2 (экспериментальный транзистор достиг предела
Здравствуйте, 4058, Вы писали:
4>На этом-же ресурсе, чуть позднее опубликован тот-же слайд под названием RUMORED NVIDIA Data-Center GPUs Specifications, причем Die Size и ряд других параметров обозначен как TBC:
ну 80B при TSMC N4 — при той же площади что то маловато ..
4>Если допустить, что Die Size одинаковый у GA100 (2020) и GH100 (~2022), то как можно объяснить почти 3-х кратный прирост кол-ва транзисторов при переходе техпроцесса N7 -> N5?
прирост не трёх кратный, а в 2.6 раза — но да, всё равно что то многовато, но в 2 раза или даже чуть более думаю что вполне реально .. (TSMC N7 -> N4), при той же площади
4>P.S. Отдельного фэйспалма заслуживает лимит TDP.
MAX это для серверной компоновки, ну и тут — можно просто частоты убавить и будет меньше TDP ..
но в любом случае, прогресс идёт — и это радует .. кстате про Hopper вроде Хуанг расскажет (на днях) на GTC 2022 ..
Re[3]: предел техпроцесса, часть 2 (экспериментальный транзи
Здравствуйте, 4058, Вы писали:
4>На этом-же ресурсе, чуть позднее опубликован тот-же слайд под названием RUMORED NVIDIA Data-Center GPUs Specifications, причем Die Size и ряд других параметров обозначен как TBC:
Вышли окончательные характеристики с презентации (в т.ч. теперь и по твоей ссылке),
транзисторов да — всего в 1.5 раза больше почти навалили, но производительность по TFlops'ам — выросла в 3 раза (TDP правда на 75% тоже вырос), а в суперкомпах Hopper'ы почти на порядок быстрее работают .. (чем кластеры DGX Ampere)
Так исследователи вывели верхний предел скорости оптоэлектронных систем: один петагерц, то есть миллион ГГц. Это жесткое ограничение, его невозможно обойти инженерными методами, поскольку в его основе законы квантовой физики.
