Здравствуйте, Sharov, Вы писали:

N>>Но это паршивенькие реализации. Проблема в том, что в них, как и в x86, обработка исключений не вышла из каменного века и требует обязательного перехода в режим супервизора.
N>>Из более-менее заметных архитектур только в RISC-V озаботились вопросом "как исключения, которые не нужно гонять на высокие уровни, обрабатывать без переключения", но это только последние лет 5 и пока нету доступных реализаций в железе. Но RISC-V принципиально не генерирует исключения на целочисленную арифметику, даже на деление на 0.

S>В смысле? И что вернется при делении на 0?

Значение из всех единичных битов.

Здравствуйте, Sharov, Вы писали:

N>>Но это паршивенькие реализации. Проблема в том, что в них, как и в x86, обработка исключений не вышла из каменного века и требует обязательного перехода в режим супервизора.
N>>Из более-менее заметных архитектур только в RISC-V озаботились вопросом "как исключения, которые не нужно гонять на высокие уровни, обрабатывать без переключения", но это только последние лет 5 и пока нету доступных реализаций в железе. Но RISC-V принципиально не генерирует исключения на целочисленную арифметику, даже на деление на 0.

S>В смысле? И что вернется при делении на 0?

Частное — значение из всех единичных битов. Остаток = делимому.

P.S. FYI: на AA64 по доке в этом случае частное = 0, тоже безо всяких исключений.