Сообщение Разработчик/тестировщик RTL от 29.09.2017 10:58
Изменено 05.10.2017 15:51 epcmsu.manager
Разработчик/тестировщик RTL
Центр инженерной физики при МГУ имени М.В. Ломоносова приглашает на работу разработчика и тестировщика RTL кода в проект по разработке многоядерного процессора.
О проекте:
Работа по проекту начата в 2010 году, летом 2017 отправлен в производство первый 96-ти ядерный прототип по технологии 28 нм. В 2018-том будет сдан 1-ый кристалл, в 2019-том 1-ая система. Готов прототип на ПЛИС, эмулятор, ассемблер, С-компилятор, прототипы инструментального и системного ПО. Мы не обременены наследством одноядерной эры, ведем разработку “с чистого листа”, сохраняя совместимость на уровне C-кода. Проект не имеет аналогов в РФ.
Обязанности:
• Разработка скриптов для синтеза и симуляции проектов для ПЛИС Xilinx.
• Разработка скриптов для синтеза и симуляции проектов для ASIC.
• Написание модулей тестового окружения для RTL-симуляторов.
• Проведение выходного тестирования RTL-описаний в симуляторе и на ПЛИС.
• Документирование процесса тестирования.
Требования:
• Знание языка RTL-разработки VHDL.
• Опыт работы с САПР для разработки на ПЛИС (Xilinx ISE/Vivado, Altera Quartus или др.).
• Опыт написания скриптов для автоматизации сборки и тестирования на языках Tcl, Shell и Python.
• Опыт работы с RTL-симуляторами Mentor Graphics Modelsim и/или Cadence NCSim.
• Умение работать в Unix-окружении.
• Опыт работы с системами версионирования (Mercurial/Git/SVN).
Условия работы:
• 1/2 ставки или полная ставка, 2-5 рабочих дней в неделю, 8-часовой рабочий день (с 11 до 20 часов).
• Заработная плата 70 000 — 100 000 руб/мес. (после вычета налогов) по результатам собеседования.
• Оплаченный отпуск + государственные праздники + оплата больничных‚ без задержек зарплаты.
• Молодой‚ но опытный (5 кандидатов наук) коллектив, оплачиваемое обучение‚ дополнительные премии.
• Работа на территории МГУ имени М.В. Ломоносова.
Желательно:
• Знание языка RTL-разработки Verilog.
• Знание языков программирования С/С++.
• Опыт работы со средствами отладки проектов на ПЛИС, например Xilinx ILA.
• Знакомство с маршрутом проектирования микросхем ASIC компаний Cadence или Synopsys.
• Знакомство с системой автоматизации тестирования Jenkins.
• Знание архитектуры микропроцессорных систем.
Контактная информация:
HR-специалист: Анастасия, engphys.manager@gmail.com
О проекте:
Работа по проекту начата в 2010 году, летом 2017 отправлен в производство первый 96-ти ядерный прототип по технологии 28 нм. В 2018-том будет сдан 1-ый кристалл, в 2019-том 1-ая система. Готов прототип на ПЛИС, эмулятор, ассемблер, С-компилятор, прототипы инструментального и системного ПО. Мы не обременены наследством одноядерной эры, ведем разработку “с чистого листа”, сохраняя совместимость на уровне C-кода. Проект не имеет аналогов в РФ.
Обязанности:
• Разработка скриптов для синтеза и симуляции проектов для ПЛИС Xilinx.
• Разработка скриптов для синтеза и симуляции проектов для ASIC.
• Написание модулей тестового окружения для RTL-симуляторов.
• Проведение выходного тестирования RTL-описаний в симуляторе и на ПЛИС.
• Документирование процесса тестирования.
Требования:
• Знание языка RTL-разработки VHDL.
• Опыт работы с САПР для разработки на ПЛИС (Xilinx ISE/Vivado, Altera Quartus или др.).
• Опыт написания скриптов для автоматизации сборки и тестирования на языках Tcl, Shell и Python.
• Опыт работы с RTL-симуляторами Mentor Graphics Modelsim и/или Cadence NCSim.
• Умение работать в Unix-окружении.
• Опыт работы с системами версионирования (Mercurial/Git/SVN).
Условия работы:
• 1/2 ставки или полная ставка, 2-5 рабочих дней в неделю, 8-часовой рабочий день (с 11 до 20 часов).
• Заработная плата 70 000 — 100 000 руб/мес. (после вычета налогов) по результатам собеседования.
• Оплаченный отпуск + государственные праздники + оплата больничных‚ без задержек зарплаты.
• Молодой‚ но опытный (5 кандидатов наук) коллектив, оплачиваемое обучение‚ дополнительные премии.
• Работа на территории МГУ имени М.В. Ломоносова.
Желательно:
• Знание языка RTL-разработки Verilog.
• Знание языков программирования С/С++.
• Опыт работы со средствами отладки проектов на ПЛИС, например Xilinx ILA.
• Знакомство с маршрутом проектирования микросхем ASIC компаний Cadence или Synopsys.
• Знакомство с системой автоматизации тестирования Jenkins.
• Знание архитектуры микропроцессорных систем.
Контактная информация:
HR-специалист: Анастасия, engphys.manager@gmail.com
Разработчик/тестировщик RTL
Центр инженерной физики при МГУ имени М.В. Ломоносова приглашает на работу разработчика и тестировщика RTL кода в проект по разработке многоядерного процессора.
О проекте:
Работа по проекту начата в 2010 году, летом 2017 отправлен в производство первый 96-ти ядерный прототип по технологии 28 нм. В 2018-том будет сдан 1-ый кристалл, в 2019-том 1-ая система. Готов прототип на ПЛИС, эмулятор, ассемблер, С-компилятор, прототипы инструментального и системного ПО. Мы не обременены наследством одноядерной эры, ведем разработку “с чистого листа”, сохраняя совместимость на уровне C-кода. Проект не имеет аналогов в РФ.
Обязанности:
• Разработка скриптов для синтеза и симуляции проектов для ПЛИС Xilinx.
• Разработка скриптов для синтеза и симуляции проектов для ASIC.
• Написание модулей тестового окружения для RTL-симуляторов.
• Проведение выходного тестирования RTL-описаний в симуляторе и на ПЛИС.
• Документирование процесса тестирования.
Требования:
• Знание языка RTL-разработки VHDL.
• Опыт работы с САПР для разработки на ПЛИС (Xilinx ISE/Vivado, Altera Quartus или др.).
• Опыт написания скриптов для автоматизации сборки и тестирования на языках Tcl, Shell и Python.
• Опыт работы с RTL-симуляторами Mentor Graphics Modelsim и/или Cadence NCSim.
• Умение работать в Unix-окружении.
• Опыт работы с системами версионирования (Mercurial/Git/SVN).
Условия работы:
• 1/2 ставки или полная ставка, 2-5 рабочих дней в неделю, 8-часовой рабочий день (с 11 до 20 часов).
• Заработная плата 70 000 — 100 000 руб/мес. (после вычета налогов) по результатам собеседования.
• Оплаченный отпуск + государственные праздники + оплата больничных‚ без задержек зарплаты.
• Молодой‚ но опытный (5 кандидатов наук) коллектив, оплачиваемое обучение‚ дополнительные премии.
• Работа на территории МГУ имени М.В. Ломоносова.
Желательно:
• Знание языка RTL-разработки Verilog.
• Знание языков программирования С/С++.
• Опыт работы со средствами отладки проектов на ПЛИС, например Xilinx ILA.
• Знакомство с маршрутом проектирования микросхем ASIC компаний Cadence или Synopsys.
• Знакомство с системой автоматизации тестирования Jenkins.
• Знание архитектуры микропроцессорных систем.
Контактная информация:
HR-специалист: Анастасия, epcmsu.manager@gmail.com
О проекте:
Работа по проекту начата в 2010 году, летом 2017 отправлен в производство первый 96-ти ядерный прототип по технологии 28 нм. В 2018-том будет сдан 1-ый кристалл, в 2019-том 1-ая система. Готов прототип на ПЛИС, эмулятор, ассемблер, С-компилятор, прототипы инструментального и системного ПО. Мы не обременены наследством одноядерной эры, ведем разработку “с чистого листа”, сохраняя совместимость на уровне C-кода. Проект не имеет аналогов в РФ.
Обязанности:
• Разработка скриптов для синтеза и симуляции проектов для ПЛИС Xilinx.
• Разработка скриптов для синтеза и симуляции проектов для ASIC.
• Написание модулей тестового окружения для RTL-симуляторов.
• Проведение выходного тестирования RTL-описаний в симуляторе и на ПЛИС.
• Документирование процесса тестирования.
Требования:
• Знание языка RTL-разработки VHDL.
• Опыт работы с САПР для разработки на ПЛИС (Xilinx ISE/Vivado, Altera Quartus или др.).
• Опыт написания скриптов для автоматизации сборки и тестирования на языках Tcl, Shell и Python.
• Опыт работы с RTL-симуляторами Mentor Graphics Modelsim и/или Cadence NCSim.
• Умение работать в Unix-окружении.
• Опыт работы с системами версионирования (Mercurial/Git/SVN).
Условия работы:
• 1/2 ставки или полная ставка, 2-5 рабочих дней в неделю, 8-часовой рабочий день (с 11 до 20 часов).
• Заработная плата 70 000 — 100 000 руб/мес. (после вычета налогов) по результатам собеседования.
• Оплаченный отпуск + государственные праздники + оплата больничных‚ без задержек зарплаты.
• Молодой‚ но опытный (5 кандидатов наук) коллектив, оплачиваемое обучение‚ дополнительные премии.
• Работа на территории МГУ имени М.В. Ломоносова.
Желательно:
• Знание языка RTL-разработки Verilog.
• Знание языков программирования С/С++.
• Опыт работы со средствами отладки проектов на ПЛИС, например Xilinx ILA.
• Знакомство с маршрутом проектирования микросхем ASIC компаний Cadence или Synopsys.
• Знакомство с системой автоматизации тестирования Jenkins.
• Знание архитектуры микропроцессорных систем.
Контактная информация:
HR-специалист: Анастасия, epcmsu.manager@gmail.com