Здравствуйте, koandrew, Вы писали:
N>>Не поможет, пока в качестве памяти используется DRAM.
N>>Или для DRAM надо операцию смены открытой строки ускорить раз в 30 минимум (фантастика на втором этаже (c)), или выбросить каку и переходить на SRAM (ценник умножить на 10, а в первые 5 лет на 20, плотность упаковки разделить на столько же).
N>>Пока есть проблема с DRAM — все эти супер-EPIC (VLIW) будут отставать от Atomʼа.
K> Время открытия строки не имеет никакого отношения к полосе пропускания.
А откуда взялось про полосу пропускания? Сам придумал?
K>Опять же непонятно, какое отношение это всё имеет к VLIW.
Самое прямое. Только не к VLIW в целом, а к EPIC, который в Эльбрусе.
У тебя пачка команд (в его терминах — "широкая команда"), которую надо выполнить, прежде чем приступать к следующей. Процессор не имеет права и не будет исполнять следующую ШК, пока не закончена предыдущая.
А теперь у тебя одна команда из предыдущей ШК ждёт чего-то из оперативки, в кэше данных нет. Всё, все встали, даже те, кому давно ничего не нужно, ждут одного отставшего.
А если бы процессор сам просто считал связи команд, он мог бы давно выполнить те, что идут следом и никак не завязаны на те, что застряли.
Не зря в последних процессорах конвейер команд дорос до каких-то страшных цифр типа "97 исходных команд, 224 микрооперации".
K> Кстати кэш — это и есть SRAM,
В "глубине души" он, конечно, SRAM. Только у кэша схемы поиска по ассоциативности занимают место, время (заметное) и греются.
K> вон АМД пихает по 60МБайт на кристалл — и вроде как их чипы не стоят запредельных денег.
Да. Только доступ к кэшу такого размера стоит... обычно что-то типа 20-30 тактов. Цифры от Intel, у остальных может быть ещё хуже.
Ну вот и считай — только дошёл до L3, уже считай 20 тактов потерял. А на оперативку — ещё больше.
K> Проблема латентности памяти замечательно решается кэшированием.
В твоих, и авторов Эльбруса, мечтах.
Остальные, кто с реальным миром возится, очень ценят каждую возможность что-то сохранить в кэше.
N>>Осталось собрать 100500 рот сильных программистов, которые перепроектируют весь софт на SIMD... OH SHI~
K> Ты путаешь тёплое с мягким, то есть процессор общего назначения со специализированной архитектурой.
Я не путаю, это тебе так хочется читать.
K> Перепроектировать ничего не нужно, ибо суперскалярные архитектуры фундаментально не отличаются от VLIW.
Какие-то "суперскалярные архитектуры" от теоретического VLIW где-то на Марсе — может, и не отличаются. Но я о них тут не говорю.
А вот out-of-order суперскалярность и EPIC несовместимы на уровне принципов.