Точнее, даже два.
1. Почему SSD на чтении на порядки медленнее DDR, хотя казалось бы, в обоих случаях механизм один и тот же — считать уровень заряда?
2. Почему SSD QLC (4 бита на ячейку) во многие разы медленнее SLC (1 бит), а не наоборот, хотя вроде как записывать ячеек (при том же объеме данных) ему надо в 4 раза меньше?
Здравствуйте, CodeMonkey, Вы писали:
CM>Точнее, даже два. CM>1. Почему SSD на чтении на порядки медленнее DDR, хотя казалось бы, в обоих случаях механизм один и тот же — считать уровень заряда?
Даже если скорость считывания одинакова потом данные надо пропихнуть по 4 контактам SATA или по 200+ контактам DDR
Здравствуйте, Pyromancer, Вы писали:
P>Даже если скорость считывания одинакова потом данные надо пропихнуть по 4 контактам SATA или по 200+ контактам DDR
По "4 контактам" (на самом деле по двум, которые образуют дифференциальную пару, вторая пара используется для передачи данных в обратном направлении) данные едут со скоростью 6 Гбит/с (в случае SATA-3), в случае M.2 используется до 4 линий PCI-E 3.0 (8Гбит/с каждая) — в сумме 32 Гбит/с. Для сравнения — USB 3.1 передаёт также через одну линию поток скоростью в 10 Гбит/с.
Память передаёт данные только по 64 линиям на модуль (72 линии в случае ECC) со скоростью 2.4-4 Гбит/с на линию — остальные линии используются для управления модулем.
Впрочем, то что ты хочешь, недавно было анонсировано Интелом — Optane DC. Вот тут обсуждаются "утечки" относительно стоимости этого дела.
Здравствуйте, CodeMonkey, Вы писали:
CM>1. Почему SSD на чтении на порядки медленнее DDR, хотя казалось бы, в обоих случаях механизм один и тот же — считать уровень заряда?
Во-первых, в DDR массив памяти находится на одном кристалле с управляющим блоком — типичный DIMM преставляет из себя 4-8-16 (ещё бывают 9 и 18 для ECC, все цифры тут и ниже про DDR3, с которым у меня больше всего опыта работы, но описанные концепции применимы ко всем поколениям DDR SDRAM) одинаковых чипов памяти, которые работают параллельно и независимо друг от друга. В SSD используется относительно медленные чипы асинхронной флеш-памяти, которые управляются контроллером, который собственно и отвечает за "общение" со внешним миром. Флеш-память медленнее из-за того, что чип гораздо больше — в мире микроэлектроники "больше" значит "медленее" из-за того, что скорость распространения сигнала (== скорости света) фиксированна и является очень серьёзным ограничением в современных чипах.
Во-вторых, работа DDR организована так, что фактически считывание происходит сразу всей строки (1 или 2 Килобайта на чип в зависимости от чипа, то есть 16 КБайт на модуль) за один цикл во внутренний буфер (это называется "открытие" или "активация" строки — команда ACTIVATE), а собственно при подаче команды на чтение/запись операция производится не с ячейкой памяти, а с этим буфером, который переписывается собственно в массив памяти при "закрытии" строки (команда PRECHARGE). То есть по сути оперативка работает, как кэш-память. Для оперативки это нормально потому, что при выключении памяти её содержимое всё равно теряется, но для постоянной памяти это само собой неприемлемо.
Здравствуйте, Ночной Смотрящий, Вы писали:
НС>Чего чего?
Чего не так-то? Скорость распространения сигнала (==электрического поля) ограничена сверху скоростью света в вакууме, в меди + материале платы она поменьше и в среднем равна 15 см/нс. Во внутренних слоях многослойной платы она чуть ниже, чем во внешних. В любом случае для данной среды она постоянна, и достаточно низка для современных частот. Например, современная видеопамять (GDDR6) работает на эффективной частоте в 12-16 ГГц, соответственно период равен 62.5 пс, а потому при длине дорожки в 5 см (прикинул на глаз, в реале они думаю побольше) к тому моменту, как первый импульс из видеочипа "долетит" до памяти, видеочип успеет "запустить" ещё 5 с лишним фронтов — за период сигнала фронт успевает пролететь около 9.4 мм. Внутри кристалла скорость сигнала ещё меньше из-за высокой диэлектрической проницаемости кремния.
Собственно поэтому будущее компов будет за составными чипами, когда процессор и память будут в одном корпусе, и примеры тому уже есть — HBM/HBM2 "устанавливается" на интерпозер вместе с основным ядром. Просто потому, что физическая близость чипов позволит существенно поднять тактовую частоту интерфейса и увеличить её пропускную способность. Впоследствии, думаю, придумают и как видеочип разместить там же, при этом не поджарив всю конструкцию нафиг.
Здравствуйте, koandrew, Вы писали:
НС>>Чего чего? K>Чего не так-то?
Того что реальная скорость в реальных проводниках ниже скорости света. Скорость света это теоретический предел.
K> Скорость распространения сигнала (==электрического поля) ограничена сверху скоростью света в вакууме, в меди + материале платы она поменьше и в среднем равна 15 см/нс. Во внутренних слоях многослойной платы она чуть ниже, чем во внешних.
При чем тут плата, если речь шла про чипы?
K>Например, современная видеопамять (GDDR6) работает на эффективной частоте в 12-16 ГГц
Здравствуйте, Ночной Смотрящий, Вы писали:
НС>Того что реальная скорость в реальных проводниках ниже скорости света. Скорость света это теоретический предел.
КО на марше?
НС>При чем тут плата, если речь шла про чипы?
Я и про них там сказал, но ты это вырезал.
НС>Вот именно что эффективной, а не реальной.
В данном случае как раз реальной. Но объяснять разницу в этом форуме неформат, т.к. это уж очень узкоспециализированная тема.
Здравствуйте, CodeMonkey, Вы писали:
CM>Точнее, даже два. CM>1. Почему SSD на чтении на порядки медленнее DDR, хотя казалось бы, в обоих случаях механизм один и тот же — считать уровень заряда? CM>2. Почему SSD QLC (4 бита на ячейку) во многие разы медленнее SLC (1 бит), а не наоборот, хотя вроде как записывать ячеек (при том же объеме данных) ему надо в 4 раза меньше?
А смысл SSD считывать со скоростью DDR? Кроме чтения, эти данные надо еще и по интерфейсу передать. SATA III имеет пропускную способность 6 Гбит/с. Это же все-таки передача по проводам и много здесь не выжмешь. Не знаю честно, какой здесь задел для роста, но принципиально быстрее на таких интерфейсах вряд ли получится.
Здравствуйте, Ночной Смотрящий, Вы писали:
V>>На совсем коротких проводниках индуктивностью можно пренебречь. НС>На заявленных 12-16 ГГц нельзя.
Ну, учитывая, что исходным посылом коллеги была конечность скорость света, то ты скорее, усиливаешь аргумент оппонента, чем опровергаешь.
Посмотрел, даже для "дебелой" витой пару коэф. укорочения где-то 55%-65%, т.е. на тех размерах отличия будут еще меньше, т.е. речь о скоростях одного порядка со скоростью света.
Здравствуйте, vdimas, Вы писали:
V>Ну, учитывая, что исходным посылом коллеги была конечность скорость света, то ты скорее, усиливаешь аргумент оппонента, чем опровергаешь.
Я и не собирался опровергать его аргумент сам по себе. Но утверждение что DRAM быстрее флешки потому что там чип меньше и свет успевает быстрее пройти по чипу — просто смешны.
V>Посмотрел, даже для "дебелой" витой пару коэф. укорочения где-то 55%-65%
