Здравствуйте, netch80, Вы писали:

N>>>Или ты не признаёшь за RISC возможность OoO (хотя это сплошь и рядом)
V>>Наверно ты видел где-то реализацию OoO-процессора, совместимого с системой команд некоей RISC-архитектуры и малость недоразобрался в происходящем. Хотя, казалось бы, всё на поверхности.

V>>RISC — это философия построения процессоров, хотя сама аббревиатура изначально появилась от философии формирования системы команд. Но сейчас хватает RISC-процессоров, у которых количество команд поспорит с оными из CISC-мира.

N>Я, извини, вцеплюсь в это "но". Если оно для тебя существенно, то тут недоразобрался явно ты

Пукнул в лужу и завилял (выделил процитированный твой кусок). ))
Мы это с тобой проходили уже.
Скучно.


N>А вторым уже выступает то, что есть стандартный метод упаковки команд в конвейер, который в классическом (Berkeley) исполнении — одна команда на такт, но 5 тактов на команду.


N>Но как только начинается проблема торможения на памяти

Не начинается. Корни RISC растут от архитектуры с фиксированным временем обращения к памяти. Т.е. время, необходимое для чтения или записи внутреннего регистра в память — фиксировано и известно. Поэтому, команды работы с памятью в RISC изначально были выделены в отдельную группу. Делается это так: выполняется команда загрузки регистра значением из памяти, потом необходимо несколько тактов выполнять NOP или другие, более полезные команды, но не касающиеся этого регистра. Вот и всё кино. Вот тебе и классика OoO, но только на уровне софта-компилятора, увы, но не железа. А уж если речь о засилье RISC в микроконтрллерах и прочих специализированных SoC, где память программ и память данных независимы и живут внутри чипа — то там совсем никаких задержек по пробращению к данным быть не может, ес-но.


N>или на непредсказуемо долгих командах

"непредсказуемо долгих" на RISC...
Я так думаю, что ты на асме всерьёз и не писал никогда. Ни под CISC ни под RISC.
Это ж мега-залёт... ))
Открой хоть раз в жизни один даташит хоть на один контроллер...


N>там вводят полноценное OoO, ничуть не меняя общего подхода. Ни старшие ARM, ни старшие MIPS, ни Power, при всём различии их подхода, не перестают быть RISC от того, что у них OoO.

Как же скучно опять...
Гуглить по "ARM is not RISC anymore".
Дальше не читал, сорри. Разбирай свою кашу сам.