Здравствуйте, CH3COOH, Вы писали:
D>>Вот кусок ТЗ
D>>"Алгоритм записи:
D>>CLK 2 нога разъёма LPT – порта.
D>>DATA 3 нога разъёма LPT – порта.
D>>Исходно состояние выводов CLK и DATA высокое. Падение фронта CLK означает начало передачи информации в прибор. Низкий уровень CLK держится 0.1 мсек. В течение этого времени надо установить старший бит байта данных на выводе DATA. Далее (по истечении 0.1 мсек) состояние CLK переводится в высокое и ждём ещё 0.1 мсек. Затем процесс повторяется для остальных битов."
D>>Вопросы:
D>>1. Что мне писать в 378-ой порт? (или в другой?)
CHC>2 нога это D0 регистра адреса, а 3 нога — D1. Следовательно, чтобы выставить CLK-->1, надо ставить в выводимом байте разряд 0, соотв., DATA разряд 1.
Т.е. вот так?
mov dx,378h
//запись бита '0' из потока данных
mov al,0
out dx,al
// sleep 0.1 msec
mov al,80h
out dx,al
// sleep 0.1 msec
//запись бита '1' из потока данных
mov al,40h
out dx,al
// sleep 0.1 msec
mov al,C0h
out dx,al
