Здравствуйте, Iso12, Вы писали:

I>Хотелось бы услышать аргументированный разговор двух специалистов на тему "Verilog vs. VHDL" а не школьников типа "сам дурак".
I>Мне, как начинаюшиму, очень хотелось бы услышать плюсы и минусы того и другого языка.
Ответ находится в гугле за пять секунд (я засекал). Если одним предложением: VHDL — это Паскаль для железа, а Верилог — это Си. SystemVerilog — это С++.

I>Почему VHDL очень популярен в Европе а Verilog в Америке?
В основном по историческим причинам. Плюс популярность зависит от выбранной сферы применения. В штатах в оборонке VHDL более популярен, а Верилог рулит в коммерческой сфере.

I>Перспективы этих языков. Буду рад услышать обоснованные аргументы от обоих оппонентов. Заранее спасибо.
Сейчас это не имеет ровным счётом никакого значения, ибо ИДЕ от всех производителей чипов умеют в mixed-language projects, то есть в одном проекте можно "бесшовно" собирать компоненты, написанные на разных языках. Плюс эти языки не настолько сильно различаются, чтобы знающий один из них не смог как минимум прочитать и понять код на другом.
SystemVerilog стоит особняком, ибо в нём есть фичи, не имеющие аналогов ни в VHDL, ни в Verilog.

Здравствуйте, Iso12, Вы писали:

I>Хотелось бы услышать аргументированный разговор двух специалистов на тему "Verilog vs. VHDL" а не школьников типа "сам дурак".
I>Мне, как начинаюшиму, очень хотелось бы услышать плюсы и минусы того и другого языка.
Ответ находится в гугле за пять секунд (я засекал). Если одним предложением: VHDL — это Паскаль для железа (строгая типизация, многобукав в коде), а Верилог — это Си (менее строгая типизация, меньше словесного шума в коде). SystemVerilog — это С++ (Верилог с некоторыми изменения и массой новых фич, не имеющих аналогов в VHDL, в основном эти фичи направлены на облегчение разработки тестбенчей).

I>Почему VHDL очень популярен в Европе а Verilog в Америке?
В основном по историческим причинам. Плюс популярность зависит от выбранной сферы применения. В штатах в оборонке VHDL более популярен, а Верилог рулит в коммерческой сфере.

I>Перспективы этих языков. Буду рад услышать обоснованные аргументы от обоих оппонентов. Заранее спасибо.
Сейчас это не имеет ровным счётом никакого значения, ибо ИДЕ от всех производителей чипов умеют в mixed-language projects, то есть в одном проекте можно "бесшовно" собирать компоненты, написанные на разных языках. Плюс эти языки не настолько сильно различаются, чтобы знающий один из них не смог как минимум прочитать и понять код на другом.
SystemVerilog стоит особняком, ибо в нём есть фичи, не имеющие аналогов ни в VHDL, ни в Verilog.